Anmeldung
Anmelden

Mindmap-Galerie Kapitel 5 Halbleiterspeicherschaltungen

Kapitel 5 Halbleiterspeicherschaltungen

Kapitel 5 von Digital Circuits fasst das Schlüsselwissen über Halbleiterspeicherschaltungen zusammen, einschließlich verwandter Inhalte zu Registern, Speichern, Flip-Flops und SR-Latches.

Bearbeitet um 2022-06-06 21:36:32

tyyii7sc@bccto.c

Aktuelle Werke Weitere Werke anzeigen>>

Welche Preismethoden gibt es für Projektunteraufträge im Rahmen des EPC-Generalvertragsmodells
Welche Preismethoden gibt es für Projektunteraufträge im Rahmen des EPC-Generalvertragsmodells? EPC (Engineering, Procurement, Construction) bedeutet, dass der Generalunternehmer für den gesamten Prozess der Planung, Beschaffung, Konstruktion und Installation des Projekts verantwortlich ist und für die Testbetriebsdienste verantwortlich ist.
Wissenspunkte, die Java-Ingenieure in jeder Phase beherrschen müssen
Die Wissenspunkte, die Java-Ingenieure in jeder Phase beherrschen müssen, werden ausführlich vorgestellt und das Wissen ist umfassend. Ich hoffe, es kann für alle hilfreich sein.
Systemanalytiker – Software-Anforderungsentwicklung
Das Software-Anforderungs-Engineering ist ein Schlüsselkapitel für Systemanalytiker. Zu den Kapiteln „Anforderungserhebung“ und „Anforderungsanalyse“ gehören häufig Veröffentlichungen.

Kapitel 5 Halbleiterspeicherschaltungen

tyyii7sc@bccto.c

Aktuelle Werke Weitere Werke anzeigen>>

Für Sie empfohlen
Gliederung

digitale Logikschaltung
- 6
Deu-Martina
kombinatorische Logikschaltung
- 7
Deu-Martina
Logische Funktionen und ihre Vereinfachung
- 11
Isabelmia

Kapitel fünf Halbleiterspeicherschaltung Kapitel 5 Halbleiterspeicherschaltung

SR-Verriegelung

Schaltungsaufbau und Funktionsprinzip

Funktionsliste:

1) SD'=1 RD'=0 Q=1,Q'=0 Auf 1 setzen 2) SD'=0 RD'=1 Q=0,Q'=1 Auf 0 setzen 3) SD'=1 RD'=1 Q*=Q Halten 4) SD'=0 RD'=0 Q=Q'=1 Verbotener Staat

Charakteristische Gleichung

Funktionszusammenfassung

Es gibt zwei komplementäre Ausgangsanschlüsse und zwei stabile Zustände.

Es hat drei Funktionen: Zurücksetzen (Q=0), Festlegen (Q=1) und Beibehalten des ursprünglichen Zustands.

R ist der Reset-Eingangsanschluss und S ist der Set-Eingangsanschluss, der abhängig von der Struktur des Latches auf niedrigem Pegel (NAND-Gatter) oder auf hohem Pegel (NOR-Gatter) aktiv sein kann.

Durch das Vorhandensein der Rückmeldeleitung, egal ob zurückgesetzt oder gesetzt, muss das wirksame Signal nur für kurze Zeit, also „on the fly“, wirken.

auslösen

Level ausgelöst

normal

Schaltungskonfiguration

Funktionsliste:

Wenn clk 0 ist, funktioniert der Trigger nicht Wenn clk=1, implementiert es dieselbe Funktion wie der SR-Latch

mit asynchronem Ende

Schaltungskonfiguration

Fügen Sie ein asynchrones Ende hinzu, um das Löschen zu erleichtern

Pegelgetriggertes D-Flip-Flop

Schaltungskonfiguration

Funktionsliste:

Charakteristische Gleichung:

clk=0, nicht aktiviert clk=1,Q*=D

Flanke ausgelöst

Edge-D-Flip-Flop

Schaltungskonfiguration

Arbeitsprinzip: CLK=0, CLK1=1, FF1 funktioniert, Q1=D; Gleichzeitig ist CLK2 = 0, FF2 wird ausgeschaltet und der Zustand von Q2 bleibt unverändert. CLK = 1, also „steigende Flanke“, CLK1 = 0, FF1 ist geschlossen, der Zustand des Flip-Flops FF1 ist derselbe wie der D-Zustand vor dem Eintreffen der Vorderflanke und bleibt gleichzeitig CLK2 = 1 , FF2 ist offen, Q2 = Q1 und der Zustand des FF2-Ausgangs Q wird vor dem Erreichen der Grenze auf den Zustand von D gesetzt, unabhängig vom Zustand von D zu anderen Zeiten.

Speisekarte

Steigende Flanke, Realisierung der D-Flip-Flop-Funktion Nicht steigende Flanke, nicht starten, halten

Impulsauslöser

Master-Slave-RS-Flip-Flop

Schaltungskonfiguration

Speisekarte

Absteigende Impulsflanke zur Implementierung der RS-Latch-Funktion Nicht-Puls startet nicht, behalten Sie

Merkmale

Der Flip erfolgt, wenn CLK von 1 auf 0 wechselt (fallende CLK-Flanke).

Sobald CLK 0 wird, wird das Haupt-Flip-Flop blockiert und sein Zustand (Slave-Flip-Flop) wird nicht von R und S beeinflusst, sodass kein Salto-Phänomen auftritt.

existentielle Unbestimmtheit

Master-Slave-JK-Flip-Flop

Schaltungsstruktur und Logiksymbole

Speisekarte

Abfallende Flanke des Impulses, 1) J=K=0, Q*=Q, behalten 2) J=1,K=0, Q*=1, auf 1 gesetzt 3) J=0,K=1, Q*=0, auf 0 gesetzt 4) J=1,K=1, Q*=Q', umdrehen Fallende Flanke ohne Impuls, nicht starten, beibehalten

Charakteristische Gleichung:

T-Flip-Flop

Definition: Jedes Flip-Flop, das unter der Wirkung eines Taktsignals die folgenden Funktionen ausführt

Symbol

Speisekarte

T=0, behalten T=1, umdrehen

Charakteristische Gleichung:

D-Flip-Flop

Symbol

Speisekarte

D=0, auf 0 gesetzt D=1, auf 1 gesetzt

Charakteristische Gleichung:

Transformation

Methode: Gleichungen auflisten (stellen) und Zusammenhänge finden

Verwenden Sie das JK-Flip-Flop, um ein T-Flip-Flop zu bilden

Das heißt, JK als integriertes Signal mit T zu verbinden

Verwenden Sie das JK-Flip-Flop, um das D-Flip-Flop zu bilden

Das heißt, verbinden Sie J mit D und K mit D'

Erinnerung

Leistung

Lagerung

Zugriffsgeschwindigkeit

Allgemeine Strukturform

Hauptteile: Adressdecoder-Speichermatrix

Einstufung

RAM

Vorteile: Sie können jederzeit schnell Daten in den Speicher schreiben oder Daten daraus lesen – einfach zu lesen und zu schreiben und flexibel einsetzbar.

Nachteile: Da die Daten im Arbeitsspeicher nach dem Ausschalten der Stromversorgung verschwinden (Daten sind flüchtig), ist sie nicht zum Speichern von Daten geeignet, die über einen längeren Zeitraum gespeichert werden müssen.

Rom

Daten können daraus nur gelesen und zu keinem Zeitpunkt schnell geändert oder neu geschrieben werden. Darüber hinaus gehen die Daten nach einem Stromausfall nicht verloren und eignen sich daher für Fälle, in denen feste Daten gespeichert werden.

Lagerung

Die Beziehung zwischen Speicherzellen und Adressleitungen

Eine Adressleitung kann 2 Adressen oder 2 Speicherzellen durchsuchen, und 16 Adressleitungen können 216 Speicherzellen durchsuchen.

Die Beziehung zwischen Speicherwortlänge und Datenleitung

Die Wortlänge bezieht sich auf die Anzahl der in einer Speichereinheit (Speicheradresse) im Speicher gespeicherten Binärcodebits, und die Anzahl der Binärcodebits wird durch die Anzahl der Datenleitungen bestimmt, dh: Speicherwortlänge = Anzahl von Datenleitungen

Die Speicherkapazität bezieht sich auf die Gesamtzahl der Bits, die der Speicher Binärcode speichern kann.

Kapazität = Anzahl Wörter × Anzahl Ziffern = 26 × 24 × 4 = 1024 × 4

Berechnung der Speicherkapazität

Berechnung

Bitweise Berechnung (Bit): Speicherkapazität = Anzahl der Speichereinheiten x Speicherwortlänge

Berechnet in Bytes (Byte): Speicherkapazität = Anzahl der Speichereinheiten x Speicherwortlänge / 8

Ein englischer Buchstabe belegt ein Byte und ein chinesisches Zeichen zwei Bytes.

Eintausend Bytes werden als 1 KB bezeichnet. Diese Tausend sind nicht 1000 im üblichen Sinne, sondern 1024. Das sind 1024B=1KB

Kapazität=2^(Anzahl Adressleitungen)*Anzahl Datenleitungen Während der Berechnung zieht die Adressleitung 2^(10) in das K-Bit und der Rest wird als numerischer Wert verwendet. Byte ist die Einheit, denken Sie an die Datenzeile/8

registrieren

Eine Logikkomponente, die einen Satz Binärcodes speichern kann; ein Flip-Flop kann einen 1-Bit-Binärcode speichern, und ein aus N Flip-Flops bestehendes Register kann einen Satz N-Bit-Binärcodes speichern.

Beispiel: 74LS75

Logikdiagramm

Aktionsmerkmale

Während CLK=1 ändert sich der Ausgangszustand Q mit dem Zustand von D

Während CLK=0 bleibt der Ausgangszustand Q unverändert.