Galería de mapas mentales Capítulo 6 Autobús
Este es un mapa mental sobre el Autobús del Capítulo 6. Un autobús es un conjunto de líneas de transmisión de información pública que pueden ser compartidas por múltiples componentes en tiempo compartido.
Editado a las 2024-01-16 15:54:19,Este es un mapa mental sobre una breve historia del tiempo. "Una breve historia del tiempo" es una obra de divulgación científica con una influencia de gran alcance. No sólo presenta los conceptos básicos de cosmología y relatividad, sino que también analiza los agujeros negros y la expansión. del universo. temas científicos de vanguardia como la inflación y la teoría de cuerdas.
¿Cuáles son los métodos de fijación de precios para los subcontratos de proyectos bajo el modelo de contratación general EPC? EPC (Ingeniería, Adquisiciones, Construcción) significa que el contratista general es responsable de todo el proceso de diseño, adquisición, construcción e instalación del proyecto, y es responsable de los servicios de operación de prueba.
Los puntos de conocimiento que los ingenieros de Java deben dominar en cada etapa se presentan en detalle y el conocimiento es completo, espero que pueda ser útil para todos.
Este es un mapa mental sobre una breve historia del tiempo. "Una breve historia del tiempo" es una obra de divulgación científica con una influencia de gran alcance. No sólo presenta los conceptos básicos de cosmología y relatividad, sino que también analiza los agujeros negros y la expansión. del universo. temas científicos de vanguardia como la inflación y la teoría de cuerdas.
¿Cuáles son los métodos de fijación de precios para los subcontratos de proyectos bajo el modelo de contratación general EPC? EPC (Ingeniería, Adquisiciones, Construcción) significa que el contratista general es responsable de todo el proceso de diseño, adquisición, construcción e instalación del proyecto, y es responsable de los servicios de operación de prueba.
Los puntos de conocimiento que los ingenieros de Java deben dominar en cada etapa se presentan en detalle y el conocimiento es completo, espero que pueda ser útil para todos.
Capítulo 6 Autobús
autobús
Descripción general del autobús
Conceptos básicos de autobús.
definicion de autobus
Un autobús es un conjunto de líneas de transmisión de información pública que pueden ser compartidas por múltiples componentes en tiempo compartido.
Dos características
tiempo compartido
compartido
dispositivo de autobús
dispositivo principal
dispositivo esclavo
Características del autobús
Propiedades mecánicas (tamaño, forma)
Características eléctricas (dirección de transmisión y rango de nivel efectivo)
Características funcionales (función de cada línea de transmisión)
Características del tiempo (relación entre señales y sincronización)
Clasificación de autobuses.
Autobús en chip
La línea de conexión común entre los registros internos del chip de la CPU y entre los registros y la ALU.
sistema de autobús
Bus de datos (bidireccional)
Los datos pueden ser datos reales, códigos de instrucción o información de estado y, en ocasiones, incluso pueden ser información de control.
Bus de direcciones (unidireccional)
Se utiliza para proporcionar la dirección de los datos de origen o destino en el bus de datos de la unidad de memoria principal o del puerto de E/S.
autobús de control
Línea de control (unidireccional)
Línea de estado (unidireccional)
Para una determinada línea de señal, es una transmisión unidireccional, pero para el conjunto, es una transmisión bidireccional.
bus de E/S
Se utiliza para conectar dispositivos de E/S de velocidad media y baja y se conecta al bus del sistema a través de la interfaz de E/S.
Bus de comunicación (bus externo)
Habilitar la comunicación de datos entre sistemas informáticos o entre ordenadores y otros sistemas (como instrumentos de control, comunicaciones móviles, etc.).
Estructura del bus del sistema
Estructura de autobús único
La estructura de un solo bus cuelga la CPU, la memoria principal y los dispositivos de E/S (a través de la interfaz de E/S) en un conjunto de buses, lo que permite el intercambio directo de información entre dispositivos de E/S y entre dispositivos de E/S y principales. memoria.
Tenga en cuenta que después de la aparición del controlador DMA, la CPU ya no es el único dispositivo maestro. El controlador DMA también puede solicitar derechos de uso del bus del sistema como dispositivo maestro.
Estructura de autobús dual
El bus de memoria principal (bus host) conecta módulos rápidos como la CPU y la memoria principal. El bus de E/S conecta dispositivos lentos como teclados e impresoras.
El controlador de memoria es un controlador de memoria de doble puerto que conecta el bus de memoria y el bus del sistema al mismo tiempo.
La CPU accede a la memoria principal a través del bus de almacenamiento y accede a dispositivos externos a través del bus del sistema. Las transferencias de datos entre dispositivos externos y la memoria principal, y entre la CPU y la memoria principal, pueden ocurrir en paralelo.
Estructura de tres autobuses.
Estándares comunes de autobuses
Autobuses en chip de uso común
AMBA autobús
autobús de horquilla
Autobuses del sistema común
ES UN
MCA
PCI
Buses de E/S comunes
AGP
PCI-Express
SCSI
autobús SAS
Buses externos de uso común
RS-232-C y RS-485
USB
Indicadores de desempeño de los autobuses
Ciclo de transferencia de autobús
Ciclo del reloj del autobús
Frecuencia de funcionamiento del autobús
frecuencia del reloj del bus
Ancho de bus
ancho de banda del bus
Multiplexación de autobuses
Número de líneas de señal
Transacciones y horarios de autobuses
transacción de autobús
fase de solicitud
etapa de arbitraje
fase de direccionamiento
fase de transmisión
fase de liberación
Modo de sincronización sincrónico
Se utiliza una señal de reloj unificada para coordinar la relación de sincronización de transmisión entre las partes emisora y receptora.
Modo de sincronización asíncrona
El control de la sincronización se logra completamente mediante la transmisión de señales de "apretón de manos" que se restringen entre sí.
Divida los dos componentes o dispositivos que intercambian información en dispositivos maestros y dispositivos esclavos.
Dependiendo de si la revocación de las señales de "solicitud" y "respuesta" está entrelazada, el método de sincronización asíncrona se divide en los siguientes tres tipos:
Sin modo de enclavamiento
La señal de solicitud del dispositivo maestro se cancelará automáticamente después del tiempo t1.
La señal de respuesta también se cancelará automáticamente después del tiempo t2.
Método de semi-entrelazado
La cancelación de la señal de solicitud depende del establecimiento de la señal de respuesta, que requiere dos apretones de manos.
Después de enviar la señal de respuesta ACK del dispositivo esclavo, se cancelará automáticamente después de que haya transcurrido el tiempo t2.
Método de entrelazado completo
La cancelación de la señal de respuesta depende de la cancelación de la señal de solicitud.
Control asíncrono en el ciclo de lectura de datos.