Galería de mapas mentales autobús del sistema
Este es un mapa mental sobre los buses del sistema. Los contenidos principales incluyen: control de comunicación del bus, estructura del bus, clasificación del bus, control del bus, características del bus y conceptos del bus.
Editado a las 2024-10-27 10:47:50,これは稲盛和夫に関するマインドマップです。私のこれまでの人生のすべての経験は、ビジネスの明確な目的と意味、強い意志、売上の最大化、業務の最小化、そして運営は強い意志に依存することを主な内容としています。
かんばんボードのデザインはシンプルかつ明確で、計画が一目で明確になります。毎日の進捗状況を簡単に記録し、月末に要約を作成して成長と成果を確認することができます。 実用性が高い:読書、早起き、運動など、さまざまなプランをカバーします。 操作簡単:シンプルなデザイン、便利な記録、いつでも進捗状況を確認できます。 明確な概要: 毎月の概要により、成長を明確に確認できます。 小さい まとめ、今月の振り返り掲示板、今月の習慣掲示板、今月のまとめ掲示板。
2025 年度計画テンプレートは、1 年間の開発を包括的に計画するためのツールであり、今後の方向性を示すことができます。このテンプレートでは、夢の実現に向けた取り組みに役立つ、年間目標の設定、四半期目標の内訳、月次計画の策定について詳しく説明しています。
これは稲盛和夫に関するマインドマップです。私のこれまでの人生のすべての経験は、ビジネスの明確な目的と意味、強い意志、売上の最大化、業務の最小化、そして運営は強い意志に依存することを主な内容としています。
かんばんボードのデザインはシンプルかつ明確で、計画が一目で明確になります。毎日の進捗状況を簡単に記録し、月末に要約を作成して成長と成果を確認することができます。 実用性が高い:読書、早起き、運動など、さまざまなプランをカバーします。 操作簡単:シンプルなデザイン、便利な記録、いつでも進捗状況を確認できます。 明確な概要: 毎月の概要により、成長を明確に確認できます。 小さい まとめ、今月の振り返り掲示板、今月の習慣掲示板、今月のまとめ掲示板。
2025 年度計画テンプレートは、1 年間の開発を包括的に計画するためのツールであり、今後の方向性を示すことができます。このテンプレートでは、夢の実現に向けた取り組みに役立つ、年間目標の設定、四半期目標の内訳、月次計画の策定について詳しく説明しています。
autobús del sistema
concepto de autobus
En realidad, el bus se compone de muchas líneas y canales de transmisión. Cada línea puede transmitir códigos binarios bit a bit. Se puede transmitir una cadena de códigos binarios uno por uno en un período de tiempo.
estructura del autobus
Arquitectura de bus único centrada en la CPU
Ventajas: varios dispositivos de E/S se cuelgan en el bus de E/S a través de la interfaz de E/S, lo que facilita agregar y eliminar dispositivos.
Desventajas: esta estructura todavía ocupa la CPU cuando el dispositivo de E/S intercambia información con la memoria principal, por lo que también afecta la eficiencia del trabajo de la CPU.
Estructura de autobús único
Ventajas: cuando el dispositivo de E/S intercambia información con la memoria principal, en principio, no afecta el trabajo de la CPU y la CPU aún puede continuar procesando operaciones que no acceden al almacenamiento ni a los dispositivos de E/S. Esto mejora la eficiencia de la CPU.
Desventajas: solo hay un conjunto de autobuses. Cuando cada componente quiere ocupar el autobús en un momento determinado, se producirán conflictos.
Arquitectura de doble bus centrada en la memoria
Ventajas: Sobre la base de un único bus, se abre un bus entre la CPU y la memoria principal, llamado bus de almacenamiento. Este grupo de buses tiene alta velocidad y solo se utiliza para transmitir información entre la memoria principal y la CPU. lo que no solo mejora la eficiencia de la transmisión, reduce la carga en el bus del sistema y conserva la función de intercambiar información entre dispositivos de E/S y la memoria sin pasar por la CPU.
Desventaja: pueden ocurrir conflictos al intercambiar información.
Estructura de autobús dual
La característica de la estructura de bus dual es separar los dispositivos de E/S de menor velocidad del bus único para formar una estructura en la que el bus de almacenamiento y el bus de E/S están separados, y la velocidad de respuesta ha cambiado.
Estructura de tres autobuses.
El bus de almacenamiento de subtemas se utiliza para la transmisión entre la CPU y el almacenamiento. El bus de E/S se utiliza para transferir información entre la CPU y varios dispositivos de E/S. El bus DMA se utiliza para intercambiar información directamente entre dispositivos de E/S de alta velocidad y el almacenamiento. Entre las tres estructuras de línea, solo se puede usar un bus a la vez. El bus de almacenamiento y el bus DNA no pueden acceder a los componentes al mismo tiempo. El bus de E/S solo se puede usar cuando la CPU ejecuta instrucciones de E/S.
Clasificación de autobuses.
Según el método de transmisión de datos.
Autobús de traslado paralelo
bus de transmisión en serie
Por ancho de transferencia
Bus de transmisión de 8 bits
Bus de transmisión de 16 bits
Bus de transferencia de 32 bits
Según el ámbito de uso.
bus periférico
Bus de medida y control
bus de comunicación de red
Diferencias según las piezas de conexión.
Autobús en chip
autobús del sistema
autobús de comunicación
Se transmite diferente información según el bus del sistema.
autobús de datos
autobús de direcciones
autobús de control
Características del autobús
rendimiento del autobús
①Ancho del bus: generalmente se refiere al número de buses de datos, expresado en bits, como 8 bits, 16 bits, 32 bits, 64 bits (es decir, 8, 16, 32, 64).
②Ancho de banda del bus: el ancho de banda del bus puede entenderse como la velocidad de transmisión de datos del bus, es decir, la cantidad de bits de datos transmitidos en el bus por unidad de tiempo. Generalmente se mide por la cantidad de bytes de información transmitidos por segundo. La unidad disponible es MBps (megabytes por segundo express). Por ejemplo, si la frecuencia de funcionamiento del bus es de 33 MHz y el ancho del bus es de 32 bits (4B), el ancho de banda del bus es 33x(32÷8)=132 MBps.
③Sincronización de reloj/asíncrono: el bus donde los datos del bus funcionan sincrónicamente con el reloj se llama bus síncrono, y el bus que funciona de forma asíncrona con el reloj se llama bus asíncrono.
④Multiplexación de bus: dos señales se transmiten en tiempo compartido en una línea de señal. Por ejemplo, normalmente el bus de direcciones y el bus de datos son buses físicamente separados. El bus de direcciones transmite códigos de dirección y el bus de datos transmite información de datos. Para mejorar la utilización del bus y optimizar el diseño, el bus de direcciones y el bus de datos comparten un conjunto de líneas físicas, y las señales de dirección y las señales de datos se transmiten en tiempo compartido en este conjunto de líneas físicas. que es la multiplexación del bus.
⑤ Número de líneas de señal: la suma de los tres números de bus: bus de direcciones, bus de datos y bus de control.
⑥Modo de control de bus: incluido trabajo en ráfaga, configuración automática, modo de arbitraje, modo lógico, modo de conteo, etc.
⑦Otros indicadores: como capacidad de carga, voltaje de la fuente de alimentación (si se usa 5V o 3,3V), si se puede ampliar el ancho del bus, etc.
control de autobús
Consultas encadenadas: sensibles a fallas de circuito
Consulta de contratiempo: no es tan sensible a fallas de circuito como la consulta en cadena, pero el control es complejo
Método de solicitud independiente: respuesta rápida, prioridad flexible y secuencia límite, control complejo
Control de comunicación de autobús
ciclo de autobús
Etapa de asignación de solicitudes
fase de direccionamiento
fase de transferencia
etapa final
Método de comunicación
Comunicación sincrónica
Comunicación asincrónica
(1) Sin método de enclavamiento Después de que el módulo maestro envía la señal de solicitud, no tiene que esperar la señal de respuesta del módulo esclavo. En cambio, después de un período de tiempo, confirma que el módulo esclavo ha recibido la señal de solicitud y luego cancela su señal de solicitud; Después de que el módulo esclavo reciba la señal de solicitud, cancelará la señal de solicitud cuando las condiciones lo permitan. Se envía una señal de respuesta cuando el módulo está funcionando y después de un período de tiempo (la configuración de este período es diferente para diferentes dispositivos). Después de confirmar que el módulo principal ha recibido la señal de respuesta, cancela automáticamente la señal de respuesta. Se puede observar que no existe una relación entrelazada entre las partes de la comunicación. Por ejemplo, cuando la CPU escribe información en la memoria principal, la CPU debe proporcionar señales de dirección, escribir comandos y escribir datos sucesivamente, es decir, se utiliza este método.
(2) Método de semi-enclavamiento Cuando el módulo maestro envía una señal de solicitud, debe esperar la señal de respuesta del módulo esclavo antes de cancelar su señal de solicitud. Existe una relación de enclavamiento, mientras que el módulo esclavo envía una señal de respuesta después de recibir la señal de solicitud, pero no lo hace; Hay que esperar para saber que la señal de solicitud del módulo maestro ha sido Cancelar, pero cancela automáticamente su señal de respuesta después de un período de tiempo, sin relación de enclavamiento. Dado que un lado tiene una relación de enclavamiento y el otro lado no tiene una relación de enclavamiento, se denomina método de semi-enclavamiento. Por ejemplo, en un sistema de varias máquinas, cuando una CPU necesita acceder a la memoria compartida (memoria accesible para todas las CPU), después de que la CPU emite un comando de acceso a la memoria, debe recibir una señal de respuesta de que la memoria no está ocupada antes de poder Realice la operación de acceso a la memoria.
(3) Método de enclavamiento completo Cuando el módulo maestro envía una señal de solicitud, debe esperar a que el módulo esclavo responda antes de cancelar su señal de solicitud; cuando el módulo esclavo envía una señal de respuesta, debe esperar hasta que se le informe que la señal de solicitud del módulo maestro ha sido cancelada antes; cancelando su señal de respuesta. Existe una relación de entrelazamiento entre las dos partes, por lo que se denomina método de entrelazamiento completo. Por ejemplo, en la comunicación en red, ambas partes que se comunican adoptan un método completamente entrelazado. La comunicación asincrónica se puede utilizar para transferencia en paralelo o transferencia en serie. La comunicación paralela asíncrona se puede ver en la Figura 5.6, en la que "Listo" y "Estroboscópico" son señales de contacto. En la comunicación en serie asíncrona, no hay reloj de sincronización y no es necesario transmitir señales de sincronización durante la transmisión de datos. Para confirmar los caracteres transmitidos, el formato de caracteres acordado es: 1 bit de inicio (nivel bajo), 5~8 bits de datos (como el código ASCII es de 7 bits), 1 bit de paridad (para detección de errores) 1 o 1,5 o 2 bits de parada (alto). Al transmitir, al bit de inicio le sigue el bit más bajo del carácter que se va a transmitir, y el final de cada carácter es un bit de parada de alto nivel. El bit inicial al bit final constituye una trama y el intervalo entre dos tramas puede ser de cualquier longitud. La Figura 3.19 es un formato de transmisión en serie asíncrono con dos velocidades de transmisión de datos. La Figura 3.19 (a) tiene bits inactivos (nivel alto) entre dos tramas, mientras que la Figura 3.19 (b) no tiene bits inactivos entre dos tramas, por lo que los datos La tasa de transferencia. es mayor.
comunicación semisincrónica
comunicación separada